

第四章 用户需求

一、项目概述与服务要求

1.1 项目背景

本次采购对应“支持在线学习的异步神经拟态计算芯片项目”的芯片研制任务，采购内容为“三维堆叠 DRAM 定制加工服务”，该服务支持在用户所选定工艺流片的逻辑晶圆基础上完成包括 1 层逻辑晶圆+多层 DRAM 晶圆的 Wafer on Wafer 三维堆叠先进封装，支撑项目芯片的存算一体架构、封装验证和后续系统级应用。

1.2 服务范围

供应商需提供包括但不限于以下服务：

DRAM 三维堆叠（三维堆叠 DRAM，支持 4 层工艺）定制加工服务，该服务支持在用户所选定工艺（如国产 28nm 工艺等）流片的逻辑晶圆基础上完成包括 1 层逻辑晶圆+4 层 DRAM 晶圆的 Wafer on Wafer 三维堆叠先进封装，支撑项目芯片的存算一体架构、封装验证和后续系统级应用。交付内容包括三维堆叠 DRAM IP 数据包及配套技术文件、1+4 堆叠架构中三维堆叠相关的适配设计和数据包、1+4 堆叠成品晶圆 2 套及其它必要的技术文档，并提供三维堆叠相关的必要的技术支持服务（如协助完成 DRAM 控制器 IP 和物理接口 IP 的电路集成、后端设计签核等）。

二、技术需求

2.1 规格指标及技术服务

2.1.1 DRAM 颗粒：

- 1) 单层单颗 DRAM 最大容量不小于 12GB。工作时钟最大支持 400MHz，最大理论带宽不小于 4.5TB/s；
- 2) 操作温度支持-40℃~125℃；
- 3) 支持系统级灵活冗余设计以提升良率；
- 4) 支持 4 层堆叠，4 层堆叠单颗 DRAM 最大容量和最大理论带宽为单层单颗 DRAM 的 4 倍；规格指标可根据需求在最大容量和最大带宽范围内进行灵活配置；
- 5) 支持单晶圆 CP 测试。

2.1.2 DRAM 控制器 IP：

- 1) 实现对 DRAM Array 的基础读写控制以及刷新控制；
- 2) 支持完整的测试和修复管理机制；
- 3) 支持 RAS 功能，包括 ECC、超时机制和中断上报等。

2.1.3 物理接口 IP：

- 1) 支持逻辑芯片与 DRAM 之间进行混合键合信号传输；
- 2) 提供集成逻辑芯片与 DRAM 芯片之间的 3D 时序信息和标准 sign off 文件。

2.1.4 3D 设计：

- 1) 支持 1 层 28nm 逻辑芯片+4 层 DRAM 芯片的堆叠架构；
- 2) 支持实现逻辑芯片与 DRAM 芯片之间的三维堆叠 GDS 设计，并完成相关的验证工作；
- 3) 协助完成 DRAM 控制器 IP 和物理接口 IP 的电路集成、后端设计签核。

2.2 交付内容

2.2.1 IP 授权交付内容

序号	交付清单
1	堆叠式动态随机存取存储器：数据手册、仿真模型、使用指南
2	存储控制器：数据手册、寄存器传输级代码、静态时序分析约束、测试平台
3	硅通孔：集成指南、版图数据、位置信息
4	物理层：版图交换格式 / 设计数据库 / 工艺库 / 版图数据 / 电路网表 / 静态时序分析约束 / 位置信息 / 集成指南
5	固件：固件使用指南

2.2.2 三维堆叠设计服务交付内容

序号	工作及交付内容
1	完成逻辑晶圆与 DRAM 晶圆之间的相关设计和验证工作，交付 GDS 文件

2.2.3 三维堆叠晶圆委托生产服务交付内容

序号	工作及交付内容
1	完成三维堆叠晶圆生产，交付三维堆叠成品晶圆 2 套

三、交付期

3.1 IP 授权交付

序	交付清单	时间时间
---	------	------

号		
1	堆叠式动态随机存取存储器：初版仿真模型、初版使用指南	T0+1week
2	存储控制器：数据手册、寄存器传输级代码、静态时序分析约束、测试平台	T0+8week
3	堆叠式动态随机存取存储器：终版仿真模型、使用指南	T0+10weeks
4	硅通孔：集成指南、版图数据、位置信息	T0+20weeks
5	物理层：版图交换格式 / 设计数据库 / 工艺库 / 版图数据 / 电路网表 / 静态时序分析约束 / 位置信息 / 集成指南	T0+20weeks
6	固件：固件使用指南	T0+30weeks

3.2 三维堆叠设计服务交付内容

序号	工作及交付内容	时间节点
1	完成逻辑晶圆与 DRAM 晶圆之间的相关设计和验证工作，交付 GDS 文件	T0+24weeks

3.3 三维堆叠晶圆委托生产服务交付内容

序号	工作及交付内容	时间节点
1	完成三维堆叠晶圆生产，交付三维堆叠成品晶圆 2 套	T0+48weeks

注：本章 T0 指合同生效日。

四、验收条款

4.1 验收标准

采用文档审查、仿真验收、晶圆出厂检测和规格检测四个部分验收：

文档审查、仿真验收：采购方对供应方提供的文档、RTL 代码、GDS 等数据文件进行逐条核对，所有交付内容完整。

晶圆出厂检测：3D 堆叠晶圆应按照相应工艺平台的量产出货质量标准完成晶圆验收测试（WAT）及出厂质量检查（OQC）。

规格检测：通过晶圆级测试或封装级测试，检测逻辑晶圆与 DRAM 存储晶圆之间的电气连接正常，并确认 DRAM 存储颗粒的功能及性能满足 2.1 中规定的规格指标要求。

4.2 验收方式

验收标准详见 4.1 条，供应方完成合同约定的全部服务内容并提交相关成果及验收材料后，由采购方统一组织验收。验收内容包括上述四个部分，采购方依据相应技术要求、交付内容及验收标准进行综合确认。验收完成后，由采购方形成整体验收结论，并通过验收报告、邮件或其他书面方式予以确认。

4.3 验收不通过处理

如果供应方提交的交付成果不符合 4.1 条的验收标准，采购方在验收过程中发现交付成果不符合本合同约定的验收标准的，有权要求供应方进行整改。供应方应根据采购方提出的验收意见，在双方协商确定的合理期限内完成整改并重新提交交付成果，直至符合本合同约定的验收标准。如供应方未能在本合同约定的期限或双方协商确定的期限内完成整改并提交符合验收标准的交付成果，采购方有权依据合同约定要求供应方承担相应责任，并赔偿因此给采购方造成的损失。供应方完成合同约定的全部服务内容并提交完整交付成果及验收材料后，由采购方组织验收，并以验收报告、邮件或其他书面形式确认最终验收结果。

五、项目团队要求

5.1 项目经理：本项目要求项目经理需具有 10 年及以上半导体行业工作经验。

5.2 项目组成员：本项目要求项目组成员（项目经理除外）内具有中级及以上职称的人员不少于 2 人。

六、售后服务与技术支持

供应方完成合同约定的全部服务内容并经需方验收确认后，供应方向采购方提供不少于 3 个月的免费售后技术支持服务。在合同履约阶段及该售后支持服务周期内，按如下要求提供技术响应支持：

① 核心问题：12 小时内响应。

② 主要问题：48 小时内响应。

③ 支持形式：根据采购方实际需求提供远程线上支持（合同履行期限及售后支持服务周期内不收取额外技术服务费，售后支持服务周期外费用另行协商）。

七、付款方式

1. 供方交付堆叠式动态随机存取存储器：初版仿真模型、初版使用指南并经需方验收确认后，在收到供方发票后 30 日内支付合同总价的 50%。

2. 供方交付存储控制器并经需方验收确认后，在收到供方发票后 30 日内支付合同总价的 30%。

3. 供方完成逻辑晶圆与 DRAM 晶圆之间的相关设计和验证工作，交付 GDS 文件并经需方验收确认后，在收到供方发票后 30 日内支付合同总价的 15%。

4. 2 套 3D 堆叠晶圆交付并经需方验收确认后，在收到供方发票后 30 日内支付合同总价的 5%。